direkt zum Inhalt springen

direkt zum Hauptnavigationsmenü

Sie sind hier

TU Berlin

Inhalt des Dokuments

Habilitationen 2014

Lehrprobe

Strukturierter Register-Transfer-Entwurf - Vom Algorithmus zur Schaltung
Prof. Dr.-Ing. Carsten Gremzow
Dienstag, den 11. Februar 2014 um 14:00 Uhr, Gebäude Marchstraße 23, Sitzungsraum der Fakultät IV – Raum MAR 6.004
Zielgruppe:


BSc.-Kandidaten der Technischen Informatik, Elektrotechnik bzw. Ingenieurswissenschaften mit Schwerpunkt Elektrotechnik ab dem 3. Semester
Voraussetzungen:
Grundkenntnisse des Digitalentwurfs sowie der Hardwarebeschreibungssprache VHDL

Inhalt

Programmierbare Logikbausteine wie feldprogrammierbare Gatearrays (FPGAs) erlauben u. A. eine geschwindigkeitsoptimierte Realisierung datenintensiver Rechenaufgaben wie z. B. im Bereich der Signalverarbeitung. Die Vorlesung stellt eine Einführung in den methodischen Entwurf von Digitalschaltungen auf der Register-Transfer-Ebene dar und beleuchtet wie unter Verwendung von algorithmischen Zustandsdiagrammen Aufgabenstellungen ausgehend von Hochsprachen systematisch in synthesefähige VHDL-Beschreibungen überführt werden können.

Zusatzinformationen / Extras

Direktzugang

Schnellnavigation zur Seite über Nummerneingabe

Diese Seite verwendet Matomo für anonymisierte Webanalysen. Mehr Informationen und Opt-Out-Möglichkeiten unter Datenschutz.

Habilitationen 2014